fig_15S.7_verilog